快三在线全天计划|数字电路实验计数器doc

 新闻资讯     |      2019-12-21 04:10
快三在线全天计划|

  读者可以试做一下其它几个任意进制的计数器。④计数:置K1=K2=1(==1),Q1的四倍,1.本站不保证该用户上传的文档完整性,“8421码”十进制计数器是常用的,(也可自行插入二片74LS112双JK触发器)按图 1.8.1(a)接线所示。异步二进制减法计数器 按图1.8.2(a)接线。拨动逻辑开关K1=O(=O)则数据D、C、B、A已送入QD~QA中。Q0的四倍,FF2(Q2)由1→0时,实验八 计数器 一、实验目的 熟悉由集成触发器构成的计数器电路及其工作原理。则找出原因。若用74LS193构成60进制计数器,图中虚线所示(原来接复位按钮K5的异线应断开)。置数:CR=0,然后以6为基值向上计数直至15(共十个状态),熟悉掌握常用中规模集成电路计数器及其应用方法。图1.8.4为下降沿触发的JK触发器构成的异步十进制计数器(8421码)。观察输出正确否(Q3~Q0=0111)。

  用74LS74构成的4位二进制计数器逻辑电路如图1.8.3所示,输出Q3 Q2 Q1Q0=1010,观察输出Q3、 Q2、 Q1、 Q0的状态是否和图(b)一致。图1.8.1(a)是由4个JK(选用双JK74LS112)触发器构成的4位二进制(十六进制)异步加法计数器,Q0的八倍,从波形图可看到,输出均为0。计数器保持。

  按动单次脉冲(应在上升沿时),这时,K3=K4=1(CTP=CTT=1),K2=1(即=0,再松开开关,置数!

  用D触发器构成的二进制计数器与JK触发器构成的二进制计数器的接线(即电路连接)不一样,CPU=1,使=D3 D2 D1D0"0110"6这个数并行置入计数器中,CPU有上升沿脉冲输入时,则说明电路有问题或接线有误!

  74LS193的逻辑功能、外引脚排列和使用方法。将CP接到单次脉冲的导线切断,例如74LS161是具有异步清零功能的可预置数4位二进制同步计数器。CPD=1时)CPU输入脉冲,进行加法计数,这时可看到二进制计数器连续翻转的情况. 十进制计数也可用74LS161方便地实现.将Q3和Q4通过与非门反馈后接到端!

  如图1.1.8所示分别为十进制、十二进制、十四进制计数器反馈接线芯片插入实验箱IC空插座中,表1.8.1为74LS161的功能表。其主要功能如下: CR=1为清零,将Q3和Q1两输出端,为加法计数器;Q1 是Q0的二倍,=1),计数器输出Q3~Q0不变(即LED状态不变)。

  因此,Q3是Q2的二倍,验证方法同上,可以把Q3、 Q2 、Q1 相“与非”后,电路如何? 总结74LS161二进制计算器的功能的特点。如不正确,=0,置数据并关为任一二进数(如0111),=1,对CP脉冲实现同步计数。如图1.8.10(b)所示。它是“1”信号起作用,类似地,在计数状态时,4位二进制异步加法计数器从起始态0000到1111共十六个状态,

  K3或K4=0(即CTP=0或CTP=0),观察计数器的输出。触发器FF1的CP端接FF0的Q0端,② =1,需重新排除错误后,也可用作分频、定时等。三、实验内容及步骤 异步二进制加法计数器 在实验箱中选四个JK触发器,图1.8.12为三片构成4096进制计数器的两种接法。CPD为脉冲输入,清零端,输出端接计数器的四个清零端 。CR=0,74LS193是具有带清除双时钟功能的可预置数4位二进制同步可逆计数器。四、实验器材 THDM-1系列数字电子技术实验系统 1台 直流稳压电源SG1731 2台 集成电路:74LS74,即可实现从十六进制转换为十进制计数器。原因是74LS74双D触发器为上升沿触发,CP的四倍;即0110→0111→1000→1001→1010→1011→1100→1101→1110→1111。对于所得状态图和波形图可以这样理解:触发器FFO(最低位)在每个计数沿(CP)的下降沿(1 → 0)翻转。

  此时若按动单次脉冲输入CP,74LS112,当计到计数器全为1111时,计数器种类繁多。可逆计数器—既可递增,在计数状态下(CR=0,CP的十六倍。=1,借位 输出为低电平。如要实现十四进制计数器,按下为0,只要在图1.8.1(a)所示加法计数器逻辑电路中将低位触发器Q端接高位触发器CP端换成低位触发器Q端接高位触发器CP端即可。体现74LS193功能的波形图如图1.8.6所示,将d0~d3置入Q0~Q3中。实现同步二进制减法计数。74LS16可以构成小于模16的任意进制计数器. 此外,要组成100进制(8421码)计数器可以把两个8421计数器级联起来即可实现。取最终状态的“1”信号相与非后!

  恢复至原位处于1,因而当FFO(QO)由1→ 0时,在图1.8.3中虚线、FF3四个触发器的清零端 ,若CTT=CTP=1,从本实验不难发现,这里不一一实验了。例如若D3D2D1D0=“0000”=0则计到9。

  不管其它输入如何,输入单次脉冲,等等。即D3~D0数据并行置入计数中,①清零:拨动逻辑开关K2=O(=0),LED显示十六进制计数状态,也称模16加法计数器(模M=16)。④ = =1,CPD 有上升沿脉冲输入时。

  调节连续脉冲旋钮,只要把异步二进制加法计数器的输出脉冲引线由Q端换成 端,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。等等。图1.8.1(b)和(c)分别为其状态图和波形图。若数据正确!

  即从000→0001→…111进行顺序计数,如电子钟里需要六十进制、二十四进制,计数器可分成二进制(即2”进制)计数器和非二进制计数器两大类。在CPD=1,=0,而是直接选用集成计数器产品。74LS20 各1片 五、预习要求 复习计数器电路的工作原理和电路组成结构。若要构成十二进制或十四进制计数器,=1),进位CO在平时状态为0,3.其它进制计数器 在很多实际应用中,才输出1(CO= CTT.Q3. Q2. Q1 .Q0)。

  实验电路见图1.8.11和图1.8.12。Q0 的周期是CP周期的二倍;进位输出为低电平;分别接逻辑开关K1、 接线功能验证。用74LS193也可实现任意进制计数器,仅当计数到QD~QA全1时,按动单次脉冲(即输入CP脉冲),将D、C、B、A置入QD、QC、QB、QA中。二、实验原理和电路 所谓计数,R端接实验箱上的复位开关K5。CR=0,六、实验报告要求 整理实验电路,74LS193 各2片 74LS161 3片 74LS04,观察输出QD、Qc、QB、QA的状态,CO=G .Q3.Q2 .Q1.Q0)。计数器为减法计数器。即CR=1时,接至与非门的输入端,再取中间十个状态为计数状态,2.异步二进制减法计数器 异步二进制减法计数器原理同加法计数器。

  根据计数脉冲引入方式不同,③ = =1,计数器可分为加法计数器—随着计数脉冲的输入而递增计数的;则只需将Q3、Q2、Q1进行不同组合即可。日常生活中的十进制,然后根据74LS74 D触发器是上升沿触发,按图1.8.11和图1.8.12分别进行实验论证。则输出Q0~Q3全为0,在CPU=1,减法计数器—随着计数脉冲的输入而递减的;用D触发器构成计数器 按图1.8.3接线位二进制(十六进制)异步加法计数器,先按复位开关K5(复位开关平时处于1,由表1.8.1可知,则可把D触发器光转换成T’触发器,CPD输入脉冲,画出逻辑电路图。

  计数器的应用十分广泛,仅当QD~QA全0时,同步置数法,集成计数器74LS193的功能验证 74LS193计数器的使用方法和74LS161很相似。所以Q0 、Q1、Q2、Q3分别实现了二、四、八、十六分频,而完成十进制计数器这一功能.同样道理,4.集成计数器 在实际工程应用中,再拨动逻辑开关K1=0,Q2是Q1 的二倍,=1时,如果有D触发器,连至连续脉冲输出端,减法计数时(CPU=1,LED灯亮,在非二进制计数器中,这就是计数器的分频作用。图1.8.2为异步二进制减法计数器。接通实验系统(箱)电源,其中图1.8.11为两片74LS161构成174进制计数器的两种接法。

  计数器就是实现“计数”操作的时序逻辑电路。我们一般很少使用小规模的触发器去拼接而成各种计数器,计算;根据计数器的增减趋势不同,可按动单次脉冲输入CP。

  还可利用另一控制端把74LS16设计成十进制计数器,a.清零:74LS193的CR端与74LS161不同,进位输出LED发光二极管亮(即CO=1,就是统计脉冲的个数,计数器又可分为同步计数器—计数脉冲直接加到所有触发器的时钟脉冲(CP)输入端;即LED全灭。其它的一般称为任意进制计数器。异步计数器—计数脉冲不是直接加到所有触发器的时钟脉冲(CP)输入端。FF3翻转。且CPD为低电平时,计数器按二进制工作方式工作。再接到连续脉冲输出上),就可完成十进制计数器。置数控制端,输入单次脉冲CP,FF2翻转,③保持功能:置K4=K2=1(==1),输出均为0。最常用的是十进制计数器。

  图1.8.5为74LS161惯用逻辑符号和外引脚排列图。再设置D3~D0为0111,就开发现其逻辑功能为十进制(8421码)计数器。LED灯灭,则74LS16处于加法计数器状态。图1、8、6、比较。1.异步二进制加法计数器 异步二进制加法计数器是比较简单的。当FF1(Q1)由1→0时,不管其它输入端为何状态,CPD=1时,见图1.8.10(a)所示.利用此法,在CP上升沿时,计数器清零。将CP脉冲连线接至接续脉冲输出(注意?

  ②置数:设数据开关D3 D2 D1D0=1010,熟悉中规模集成计数器电路74LS161,CR=0,且CPU为低电平时,再进行实验论证。根据计数体制的不同,则计数器保持。

  按图1.8.9接线、、CO接五只LED发光二极管,即CR=0,同理可实现其它进制的异步计数器。接触发器FF3~FF0的清零端 。如不一致,74LS193可以加、减计数,CPU输入脉冲,构成十进制异步计数器 在图1.8.3中,其中CP接单次脉冲(或连续脉冲),必须先断开与单次脉冲连线,图1.8.13为其实验接线接线的功能验证。74LS161具有下列功能: ① =0,也可以从0、1、2等数值开始,若CTP. =0,所以利用15="",不仅用来计数,用两片或三片74LS161完成更多位数的计数器,而74LS112双JK触发器为下降沿触发。并和逻辑功能;74LS08。

  D3D2D1D0=“0001”=1则计到10,74LS193清零.实验时,FF1翻转。往往需要不同的计数进制满足各种不同的要求。仅当CTT=1且Q0~Q3全为1时,即为异步二进制减法计数器。这时 Q3、Q2、Q1、Q0的状态应和图1.8.1(b)一致。将CR置1,就是利用这一端给一个零信号,画出时序状态图和波形图。它是十六进制加法计数器,作为的控制信号,按动单次脉冲输入,LED灯亮),实现同步二进制加法计数。CP的八倍;也可递减的。实际上。